ИИ-система Architect Labs спроектировала чип для ИИ за две недели

Система Architect Labs Platform самостоятельно спроектировала энергоэффективный ИИ-ускоритель Redwood. Процесс занял менее двух недель, начиная с текстового технического задания и заканчивая рабочей реализацией на программируемой вентильной матрице (FPGA).

«Система Architect Labs прошла путь от технического задания до рабочего прототипа без участия инженеров на этапах проектирования, верификации и программирования», — сообщает IXBT News.

Инженеры задали только высокоуровневую инструкцию, после чего система сама выполнила моделирование производительности, сгенерировала описание цифровой схемы, провела тестирование и верификацию, а также подготовила прошивку и программные ядра. После изменения спецификации новая версия появлялась на FPGA менее чем за 48 часов. В традиционном проектировании изменения часто приходится вносить вручную или переносить на следующее поколение микросхемы. Architect Labs предлагает единый цикл оптимизации, где аппаратная часть и программное обеспечение проектируются и тестируются совместно.

По данным разработчиков, система способна одновременно исследовать пространство вариантов микроархитектуры на порядок шире, чем человеческая команда за тот же срок. Для отдельных блоков она генерировала несколько вариантов с разной логикой управления и путями прохождения данных, после чего сравнивала их по площади и временным характеристикам.

Redwood пока существует только в виде FPGA-реализации. В эксперименте Redwood Nano на FPGA показал 12,1 токена/с при частоте 250 МГц на модели Qwen3 0.6B. Для будущей версии на техпроцессе Samsung класса 8 нм исследователи прогнозируют 49 токенов/с при энергопотреблении 1,335 Вт. Архитектура Redwood рассчитана на снижение задержек и энергозатрат за счёт размещения данных рядом с вычислительными блоками. Чип состоит из одинаковых «блоков», каждый из которых выполняет свою часть работы и передаёт данные соседнему, вместо постоянного обращения к общей памяти. Управление отделено от вычислений, отдельные блоки могут замедляться или отключаться, а встроенный глобальный таймер задаёт расписание выполнения ядер.

По данным разработчиков, все блоки достигли 95% покрытия кода и функционального покрытия, а первая RTL-версия, отправленная из симуляции на FPGA, не выявила ошибок. Исследователи также провели эксперимент, который называют «ранней формой рекурсивного самоулучшения». Они развернули Qwen3 на Redwood, подключили модель как инференс-эндпоинт внутри собственной ИИ-системы и использовали её для поиска оптимизаций собственных операций. В результате система обнаружила несколько вариантов улучшения временных характеристик и ядер.

Следующий этап — физическое проектирование, подготовка к производству и проверка Redwood на кремнии. Architect Labs сообщает, что работает над выпуском чипа по техпроцессу TSMC.

Подписывайтесь на наш Telegram-канал, чтобы быть в курсе всех новостей и событий Рунета.